PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-155366

(43)Date of publication of application: 03.07.1991

(51)Int.CI.

HO2M 3/00

H02M 1/08

(21)Application number: 01-290386

(71)Applicant: NEMITSUKU RAMUDA KK

(22)Date of filing:

08.11.1989

(72)Inventor: SAKURAGAWA YUICHI


FURUTA SHUICHI

(54) SYNCHRONOUS SWITCHING POWER SUPPLY

(57)Abstract:

PURPOSE: To prevent troubles due to beat frequency easily by interconnecting the synchronous terminals of a plurality of switching power supplies incorporating oscillator circuits thereby discharging a capacitor in the oscilator circuit quickly based on a synchronous signal.

CONSTITUTION: Synchronous terminals 26 of a plurality (two in the Figure) of switching power supplies 21, 22 incorporating oscillator circuits 23 are interconnected. When an oscillator capacitor 1 is charged with a predetermined peak value through function of the oscillator circuit 23, a synchronizing signal is provided from a synchronizing signal generating circuit 27 and a switch 30 for a discharge circuit 28 is closed. Consequently, the capacitor 1 is discharged quickly through a counter flow preventing diode D29 and the switch 30, and the voltage across the capacitor 1 drops to a level equal to the sum of a reference voltage V and the voltage drop of D29. Upon elapse of a predetermined short time, the switch 30 is opened to resume charging operation. Consequently, the oscillator capacitors 1 in respective power supplies are discharged simultaneously and quickly thus preventing trouble due to beat frequency.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

una ruge biank (uspto)

[Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

, nis ruge blunk (uspto)

9 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平3-155366

@Int. CI. *

識別記号

厅内整理番号

④公開 平成3年(1991)7月3日

3/00 1/08 H 02 M

7829-5H 8325-5H W

審査請求 未請求 請求項の数 1 (全5頁)

同期型スイツチング電源 60発明の名称

②特 願 平1-290386

願 平1(1989)11月8日

桜 川 祐 70発 明 者

新潟県長岡市摂田屋外川2701番地 ネミツク・ラムダ株式

会社長岡工場内

@発明者 古 \blacksquare 修 新潟県長岡市摂田屋外川2701番地 ネミック・ラムダ株式

会社長岡工場内

切出 願 人 ネミツク・ラムダ株式 東京都品川区東五反田1丁目11番15号

会社

弁理士 牛 木 四代 理 人 簭

1. 発明の名称

同期型スイッチング電源

2、特許請求の範囲

発掘回路を内蔵するスイッチング電源に複 数の電源を接続するための発展周波数周期機 子を設け、この周期増子に発返波形の所定電 圧を検出して周期信号を出力する周期信号発 生回路を接続し、前記周期信号により発振コ ンデンサの充電電圧を急速に放電させる放電 回席を設けてなることを特徴とする周期型ス イッチング電源。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は発援周波数周期型スイッチング電 顔に頂する。

[従来の技術]

従来のこの確のスイッチング電源は直流出 力電圧を安定化するための帰還回路にスイッ チング素子を制御するコントロールICが用 いられ、このコントロールICには発掘回路 が内蔵され、この発量放形に基づいてスイッ チング素子の調御パルスを形成している。

第7回はコントロール!Cに内蔵された発 姫回路の一例を示す対称三角波発振器の回路 都成盛であり、周國において1はコントロー ルICに外付けされた発掘コンデンサ、2は 充電用定電流回路、3はスイッチ手段、4は 放電用定電数回路、5は発振波形のピーク値 電圧及び谷電圧を決定する電圧検出回路であ る。そして、充電用定電液回路2を介して発 扱コンデンサ1に定電視が供給されて充電さ れ、発振コンデンサ1の充電電圧が直線的に 上昇する。この充電電圧が規定のピーク資電 圧に達すると電圧検出回路5から信号が出力 してスイッチ手段3が閉成し、飛振コンデン

特閒平3-155366(2)

共通発振方式は第9因に示すように複数のス

イッチング電景6、7に内蔵された発振回路

の動作を停止させ、代りに一台の共通発振器

8 から周一の発養信号を複数の電源 6 . 7 に 供給するものであり、電景 6 . 7 間の差別波

数を防止することができる。マスタースレー

プ方式は第10図に示すように発振回路を内蔵

したマスター専用電源 9 のマスター 帽子 10と、 発掘回路を内蔵しないスレープ専用電源 11の

スレープ帽子12とを接続することにより、複

数台の電源9、11はマスター専用電源9の発

上記従来技術において、共通発振方式は電

護の外部に共通発援器を備える必要があるた

めコスト高になるうえ、単独運転時にも電源

数周波数で周期運転することができる。

[発明が解決しようとする課題]

この同題を解決するものとして共通発展方式とマスタースレープ方式とが知られている。

して説明する。

第2回は同期信号発生回路27および放電回路28を示す回路構成圏であり、コントロールIC24と外付けの発掘コンデンサ1との接続点には逆波的止用ダイオード29を介して周期

23によってそのまま運転することができる。

用の2種の電源を必要とし不便であった。

そこで本発明は同種電源の周期場子周士を接続することにより差周波数の発生を妨止できる周期型スイッチング電源を提供することを目的とする。

[課題を解決するための手段]

本元明は元張回路を内蔵するスイッチング電源に複数の電源を接続するための発振周波数同期端子を設け、この同期端子に発掘変形の所定電圧を検出して同期信号を出力する周期信号元生回路を接続し、前記同期信号により発振コンデンサの元電電圧を急速に放電させる数電回路を設けてなる同用型スイッチング電源である。

[作用]

本発明は複数台の電源の周用類子周士を接続することにより、各電源の発掘コンデンサの充電電圧が同時に急速放電する。

(実施部)

以下、本発明の一実施例を繋付図面を参照

の外部に発掘器を必要とし不便である。また、 同別運転用と単独運転用の2種の電源を用意 しなければならず不便である。また、マスタ ・スレープ方式はマスター専用とスレープ専

特間平3-155366(3)

帽子26が接続され、発掘コンデンサ1と逆況 防止用ダイオード29のアノードとの接続点に 同河 信号発生回路 27の入力 端子 が接続されて いる。また、逆流防止用ダイオード29のカソ ード 顔にはスイッチ手段30と基準電圧 Vの直 列回路が接続され、スイッチ手段30は前記同 用信号発生回路27の出力によって弱周動作す るようになっており、逆波防止用ダイオード 29とスイッチ手及30と基準紀圧 V とで 放電回 路28を形成している。前記周期信号発生回路 27は発掘コンデンサ1帽電圧を検出し、この 検出電圧が規定しきい値電圧以下になったと きー定の短い時間スイッチ手段30を閉成する ものである.

次に動作を第3回の波形図を参照して説明 ・ すると、コントロール! С 24に内蔵された発 最回路23の動作により発振コンデンサ1に充 電されこの充電電圧が規定のピーク値電圧に 達すると第7因のスイッチ手段3が即成して 放電が開始される。この発掘波形の立ち下り

時において発援コンデンサ1の電圧が規定し きい値電圧以下になると同用個号発生回路27 から同期信号が出力されてスイッチ手段30が 別成する。これにより発振コンデンサ1の充 電電荷は逆流防止用ダイオード29、スイッチ 手段30を通して急速に放電し、基準電圧Vと ダイオード29の電圧降下VPとを加えた電圧 まで低下する。この後一定の短時間下後スイ ッチ手段30が開成し発掘コンデンサ1の充電 が開始される。この場合、スイッチ手段30の 閉点により発掘コンデンサーの電圧が急激に 下降すると発提回路23のスイッチ手段3が関 成して充電電波が供給されるがスイッチ手段 30が一定時間下の期間閉成状態であるため充 電電視はスイッチ手段30例に流れて時間下の 開間は充宿されない。この場合、発援波形名 部の電圧の関係は次のように設定されている。 ピーク値電圧 > 規定しきい値電圧 > 谷部電

圧 > V.+ V F

第4図は第1図に示すように複数台のスイ

ッチング電源 21、22の 同期 帽子 26同士を接続 した場合の回路構成図であり、同図に示すよ うに各電源21、22の放電回路28同士が周別場 子26を介して相互に接続されているため、一 方のスイッチ手段30が閉成すると各電観21、 22の発展コンデンサーの電荷がそれぞれの逆 逸防止用ダイオード29を介して閉成した一方 のスイッチ手段30を通して同時に急速放電さ れる。これにより、第5回(a)に示す意思 21の発展周期TAと第5図(b)に示す電源 22の発掘周期下 8 との間に下 0 のずれがあっ たとしても、最初にスイッチ手段30が閉皮し た波形つまり第5図(a)に示す電源21の発 塩波形VAにおいてスイッチ手段30 閉皮時の 急速放電と同時に発掘被形VBも強切的に急 速放電し、これによって電源22の発援波形V 8 は第5図(c)に示すように発掘波形VA と同期した波形V8′になり、このようにし て複数の電量 21, 22間の差周波数は解消され ō.

第6回は同期信号発生回路27の一例を示し た回路構成図であり、これは発振コンデンサ 1の電圧と設定電圧+Vrefとを比較するコ ンパレータ31を設け、このコンパレータ31の 出力 僧に設けられた抵抗 32とコンデンサ 33か らなるCR時定数回路と、コンデンサ33の充 電電圧と設定電圧 + V ref とを比較する演算 増幅器34とからなるタイマ回路35を設け、こ のタイマ回路35の山力側にスイッチ手段30た るトランジスタ36のペースが接続されている。 タイマ回路35はスイッチ手段30のオン時間下 を設定しており、トランジスタ36のターンオ ン動作のパラツキによる発掘波形の立ち上り 開始時点のバラツキの発生を防止している。 この動作は発振コンデンサ1の電圧が設定電 圧 + V ref と比較され規定しきい値電圧に達 した時点でコンパレータ31の出力はハイレベ ルになり時定数に基づいてコンデンサ33に充 電が開始されると同時に演算遺瘍費34から比 牧電圧が出力されてトランジスタ 36をオン動

特開平3-155366(4)

作する。トランジスタ36のオン助作によって 発援コンデンサ1の電荷は急速に放電する。 この接所間下後にコンデンサ33の充電管圧が 所定値に達すると演算単幅器34の出力がロー レベルになりトランジスタ36はオフし、発振 コンデンサ1への充電が開始する。

は、るので、 を提供して、 のので、

なお本発明は上記実施例に限定されるもの

路を示す回路構成图、第7图は一般的な発掘 回路を示す回路構成图、第8図は一般的な発 低波形図、第9図および第10図は従来例を示 し、第9図は共通発症方式の概略説明図、第 10図はマスタースレープ方式の概略説明図で ある。

21. 22… スイッチング電気

23 -- 発振回路

26…周閉塌子

27… 周期信号竞生回路

28… 放電回路

代 啞 人 弁型士 牛 木 間


ではなく本発明の要旨の範囲内において健々の変形実施が可能である。例えば第4図で示した発掘回路あるいは第6図で示した同間に 另発生回路は一例を示したにすぎず通宜選定すればよい。また、発振器の故形も対象のものではなく、各種のものに 適用可能である。


[発明の効果]

本発明は複数台の電源の周閉場子周士を接続することにより、各電源の発援コンデンサの充電電圧を同時に急速放電させるものであるため、差周波数の発生を簡単かつ経済的に防止できるという効果を奏する。

4. 因面の簡単な説明

第1回乃至第6回は本発明の一実施例を示し、第1回は周別運転状態を示す機略説明図、第2回は回路構成図、第3回は発掘放形図、第4回は周別運転状態を示す回路構成図、第5回は発掘放形図、第6回は周別値号発生回





This Page Blank (uspto)